Bernd Reusch (Ed.):
Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, GME/GI/ITG-Fachtagung, Dortmund, Oktober 1990, Proceedings.
Informatik-Fachberichte 255 Springer 1990, ISBN 3-540-53163-7 
- Rainer Brück, Elmar Migas:
TANGO: Ein objektorientierter Ansatz zur Technologieanpassung von IC-Layouts.
1-11
- W. Meier:
Hierarchical Netlist Extraction and Design Rule Check.
12-23
- U. Röttcher, J. Fritz, F. Krohm, G. Hess:
HIPARE: Hierarchical Circuit and Parameter Extraction from Mask Layout Data.
24-32
- Christian Wolters:
Synthese von Komplexgatter-Schaltnetzen unter Berücksichtigung der Transistoranzahl.
33-41
- Norbert Wehn, Manfred Glesner, A. Kister, S. Kastner:
Timing Driven Partitioning of Combinational Logic.
42-51
- Michael May:
Über ein Min-Cross Kanalrouting-Problem.
52-63
- Peter V. Kraus, Dieter A. Mlynski, Chong-Min Kyung:
Diffusion - An analytic procedure applied to global macro cell placment.
64-74
- J. Bortolazzi, Klaus D. Müller-Glaser:
Rechnergestützte Spezifikation in einer integrierten Entwrusumgebung für anwendungsspezifische Systeme.
75-90
- Marek Gondzio:
A Concept of Defining Semantics of Concurrent Microprograms.
91-103
- DeForest Tovey, Victor Valdivia:
A Methodology for Hierarchical Module Generator Specification.
104-114
- Christian Ewering:
A New Allocation Method for the Synthesis of Partitioned Busses.
115-129
- Georg Klein-Heßling, Manfred Schäfer:
Architekturentwurf für nebenläfige, funktionssichere Steuerungen.
130-142
- P. Gutberlet, Heinrich Krämer, Wolfgang Rosenstiel:
CASCH - ein Scheduling-Algorithmus für "High-Level"-Synthese.
143-156
- Klaus Hoffmann, Michael Mertens, Klaus Milzner, Werner Brockherde, Günther Hess, Roland Klinke, Florian Frohm:
OASE: A Knowledge Based Environment for Analog Circuit Design.
157-168
- Harald Gundlach, Klaus D. Müller-Glaser:
Zum automatischen Einfügen von Testpunkten in sequentielle Schaltungen.
169-181
- Ernst J. Lehner, H. Hofestädt:
Testbarkeitsanalyse beim hierarchischen top-down Entwurf.
182-194
- Bernhard H. Seiß, Michael H. Schulz:
Ein neues, effizientes Verfahren zum Testpunkteeinbau in kombinatorischen Schaltungen.
195-206
- Peter Schwarz, Christoph Clauß, Ulrich Donath, Jürgen Haufe, Gunter Kurth, Peter Trappe:
KOSIM-ein Mixed-Mode, Multi-Level-Simulator.
207-220
- Thomas Schwederski, T. Büchner, W. Haas, M. Zahn:
ATTACC - an Automated Tool for Timing Analysis and Cell Characterization.
221-230
- E. Aposporidis, W. Jud, F. Lohnert:
Parallele Simulatoren für VLSI - Stand und Zukunftslinien des DISIM-Systems.
231-243
- M. Bechtold, T. Leyendecker, M. Niemeyer, A. Oczko, C. Oczko:
Das Simulatorkopplungsprojekt.
244-264
- Uwe Vehlies, Andreas Münzner:
Automatisierter Entwurf von Schaltungen für die schnelle digitale Signalverarbeitung.
265-272
- Ernst Lüder, Joerg Schaepperle:
Optimierung von Schaltungen mit determinierten und statistischen Suchverfahren.
273-284
- Klaus Scherer, Oliver Rettig:
Rapid Prototyping mikroelektronischer Hardware-Software-Systeme durch Emulation.
285-296
Last update Fri May 25 08:27:03 2012
CET by the DBLP Team — 
Data released under the ODC-BY 1.0 license — See also our legal information page
