5. MBMV 2002: Tübingen, Germany
Jürgen Ruf (Ed.): Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Tübingen, Germany, February 25-27, 2002. Shaker 2002- Sven Verdenhalven, Holger Kühl: Interfacing Concept for Different Levels of Abstraction in IP-based SoC Design. 1-8
- Michael Schlegel, Göran Herrmann, Dietmar Müller: "Multi-Architecture-Modeling" Entwurfsmethode für Mixed-Signal- und Multi-Domain-Systemsimulation. 18-25
- Jörg Schneider, Maik Boden, Steffen Rülke: Eine wiederverwendungsgerechte Entwurfsmethodik für rekonfigurierbare SoC-Architekturen. 36-45
- Christoph Grimm, Christian Meise, Wilhelm Heupke, Klaus Waldschmidt: Entwurf analog/digitaler Systeme mit SystemC. 46-55
- Jürgen Frößl: Synthese großer Schaltungen. 56-56
- Carsten Gremzow, E. Hansen, Nico Moser, Hans-Ulrich Post: Integration einer Datenpfad-orientierten Ablaufplanung und Bindung in die High-Level-Synthese. 57-66
- Kolja Sulimma, Ingmar Neumann, Lukas P. P. P. van Ginneken, Wolfgang Kunz: Improving Placement under the Constant Delay Model. 67-75
- Werner Haas, Stefan Gossens, Ulrich Heinkel: Behavioural Specification for Advanced Design and Verification of ASICs (ADeVA). 96-105
- Thomas Kumpf, Carsten Müller-Schwanneke, Björn Jelonnek, Armin Splett, Albrecht Rothermel: Schnelle Simulation analoger Sigma-Delta-Modulatoren durch Abstraktion von Transistorschaltungen. 106-112
- Klaus-Jürgen Englert, Bernd Becker, Rolf Drechsler: Symbolic Simulation of Algorithms Specified in HDL. 113-122
- Klaus-Dieter Schubert: Formal Verification versus Simulation in Functional Verification -- An Industry Perspective. 123-123
- Cordula Hansen, Wolfgang Rosenstiel: High Level Testbench Transformation for Pipelined Components. 124-133
- Jens Bastian, Joachim Haase, Sven Reitz: Verhaltensbeschreibung von Systemen mit verteilten Parametern durch Ordnungsreduktion. 144-153
- Mathias Schmalisch, Hagen Ploog, Dirk Timmermann: Laufzeitoptimierte VHDL Bibliothek zur Verifikation und Simulation Kryptographischer Prozessoren. 154-162
- Christian Haubelt, Jürgen Teich, Kai Richter, Rolf Ernst: Modellierung rekonfigurierbarer Systemarchitekturen. 163-171
- Dieter Monjau, Mathias Sporer: Analyse dynamischer Eigenschaften eingebetteter Systeme mit GPSS. 172-182
- Wolfgang Rosenstiel: Struktur und Aufgaben des edacentrums. 183-198
- Olga Fengler, Thorsten Hummel, Wolfgang Fengler: Modellierung kooperierender Prozesse mit gefärbten Sequenzdiagrammen. 199-208
- Roberto Ziller: Finding Bad States during Symbolic Supervisor Synthesis. 209-218
- Tobias Schuele, Klaus Schneider: Symbolic Model Checking by Automata Based Set Representation. 229-238
- Christoph Scholl, Bernd Becker: Equivalence Checking in the Presence of Incompletely Specified Boxes. 239-248
data released under the ODC-BY 1.0 license. See also our legal information page
last updated on 2013-06-19T201401 by the dblp team